授業でとある仮想マシンをVerilogHDLで設計しているのですが、ほとんど設計の基本が決定してきて 機能も構造もまとまってきたので、自分がどれだけマシンを理解しているかの確認のためにそのマシンのエミュレーターをLispで書きなおすという作業をしていまし…
引用をストックしました
引用するにはまずログインしてください
引用をストックできませんでした。再度お試しください
限定公開記事のため引用できません。